LCMXO640C-4TN144C FPGA – Arae Giât Rhaglenadwy Maes 640 LUTS 113 Mewnbwn/Allbwn
♠ Disgrifiad o'r Cynnyrch
| Priodoledd Cynnyrch | Gwerth Priodoledd |
| Gwneuthurwr: | Delltog |
| Categori Cynnyrch: | FPGA - Arae Giât Rhaglenadwy Maes |
| RoHS: | Manylion |
| Cyfres: | LCMXO640C |
| Nifer yr Elfennau Rhesymeg: | 640 LE |
| Nifer yr Mewnbwn/Os: | 113 Mewnbwn/Allbwn |
| Foltedd Cyflenwad - Isafswm: | 1.71 V |
| Foltedd Cyflenwad - Uchafswm: | 3.465 V |
| Tymheredd Gweithredu Isafswm: | 0°C |
| Tymheredd Gweithredu Uchaf: | + 85°C |
| Cyfradd Data: | - |
| Nifer y Trawsyrwyr: | - |
| Arddull Mowntio: | SMD/SMT |
| Pecyn/Achos: | TQFP-144 |
| Pecynnu: | hambwrdd |
| Brand: | Delltog |
| RAM wedi'i ddosbarthu: | 6.1 kbit |
| Uchder: | 1.4 mm |
| Hyd: | 20 mm |
| Amlder Gweithredu Uchaf: | 550 MHz |
| Lleithder Sensitif: | Ie |
| Nifer y Blociau Arae Rhesymeg - LABs: | 80 LAB |
| Cyflenwad Gweithredu Cyfredol: | 17 mA |
| Foltedd Cyflenwad Gweithredu: | 1.8 V/2.5 V/3.3 V |
| Math o Gynnyrch: | FPGA - Arae Giât Rhaglenadwy Maes |
| Nifer y Pecyn Ffatri: | 60 |
| Is-gategori: | ICs Rhesymeg Rhaglenadwy |
| Cyfanswm y Cof: | 6.1 kbit |
| Lled: | 20 mm |
| Pwysau'r Uned: | 1.319 g |
Anwadal, Ailgyflunioadwy'n Anfeidrol
• Ymlaen ar unwaith – yn troi ymlaen mewn microeiliadau
• Sglodion sengl, dim angen cof ffurfweddu allanol
• Diogelwch dylunio rhagorol, dim llif bit i'w ryng-gipio
• Ailgyflunio rhesymeg seiliedig ar SRAM mewn milieiliadau
• SRAM a chof anwadal y gellir eu rhaglennu drwy borthladd JTAG
• Yn cefnogi rhaglennu cefndir cof anwadal
Modd Cysgu
• Yn caniatáu gostyngiad cerrynt statig hyd at 100x
Ailgyflunio TransFR™ (TFR)
• Diweddariad rhesymeg yn y maes tra bod y system yn gweithredu
Dwysedd I/O Uchel i Logic
• 256 i 2280 LUT4
• 73 i 271 o fewnbwn/allbwn gyda dewisiadau pecyn helaeth
• Mudo dwysedd wedi'i gefnogi
• Pecynnu di-blwm/sy'n cydymffurfio â RoHS
Cof Mewnosodedig a Dosbarthedig
• Hyd at 27.6 Kbit o RAM Bloc Mewnosodedig sysMEM™
• Hyd at 7.7 Kbit o RAM dosbarthedig
• Rhesymeg rheoli FIFO bwrpasol
Byffer Mewnbwn/Allbwn Hyblyg
• Mae byffer sysIO™ rhaglenadwy yn cefnogi ystod eang o ryngwynebau:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bws-LVDS, LVPECL, RSDS
PLLau sysCLOCK™
• Hyd at ddau PLL analog fesul dyfais
• Lluosi, rhannu a symud cyfnod cloc
Cymorth Lefel System
• Sgan Ffin Safon IEEE 1149.1
• Osgilydd mewnol
• Mae dyfeisiau'n gweithredu gyda chyflenwad pŵer 3.3V, 2.5V, 1.8V neu 1.2V
• Rhaglennu mewn-system sy'n cydymffurfio â IEEE 1532
