LCMXO2-2000HC-4BG256C FPGA – Arae Gât Rhaglenadwy Maes 2112 LUTs 207 IO 3.3V 4 Spd
♠ Disgrifiad o'r Cynnyrch
| Priodoledd Cynnyrch | Gwerth Priodoledd |
| Gwneuthurwr: | dellt |
| Categori Cynnyrch: | FPGA - Arae Gât Rhaglenadwy Maes |
| RoHS: | Manylion |
| Cyfres: | LCMXO2 |
| Nifer o Elfennau Rhesymeg: | 2112 LE |
| Nifer yr I/O: | 206 I/O |
| Foltedd Cyflenwi - Isafswm: | 2.375 V |
| Foltedd Cyflenwi - Uchafswm: | 3.6 V |
| Tymheredd Gweithredu Isaf: | 0C |
| Tymheredd Gweithredu Uchaf: | + 85 C |
| Cyfradd Data: | - |
| Nifer y Trosglwyddyddion: | - |
| Arddull Mowntio: | SMD/UDRh |
| Pecyn / Achos: | CABGA-256 |
| Pecynnu: | Hambwrdd |
| Brand: | dellt |
| RAM wedi'i ddosbarthu: | 16 kbit |
| RAM Bloc Planedig - EBR: | 74 kbit |
| Amlder Gweithredu Uchaf: | 269 MHz |
| Sensitif i Leithder: | Oes |
| Nifer y Blociau Arae Rhesymeg - LABs: | 264 LAB |
| Cyflenwad Gweithredu Cyfredol: | 4.8 mA |
| Foltedd Cyflenwi Gweithredol: | 2.5 V/3.3 V |
| Math o Gynnyrch: | FPGA - Arae Gât Rhaglenadwy Maes |
| Swm Pecyn Ffatri: | 119 |
| Is-gategori: | IC Rhesymeg Rhaglenadwy |
| Cof Cyfanswm: | 170kbit |
| Enw masnach: | MachXO2 |
| Pwysau Uned: | 0.429319 owns |
1. Pensaernïaeth Rhesymeg Hyblyg
• Chwe dyfais gyda 256 i 6864 LUT4s a 18 i 334 I/O Dyfeisiau Pŵer Isel Iawn
• Proses pŵer isel uwch 65 nm
• Cyn ised â 22 µW pŵer wrth gefn
• I/O gwahaniaethol swing isel rhaglenadwy
• Modd wrth gefn ac opsiynau arbed pŵer eraill 2. Cof Mewnosod a Dosbarthu
• Hyd at 240 kbits sysMEM™ Bloc RAM Planedig
• Hyd at 54 kbits o RAM wedi'i ddosbarthu
• Rhesymeg rheoli FIFO pwrpasol
3. Cof Flash Defnyddiwr Ar-Chip
• Hyd at 256 kbits o Cof Defnyddiwr Flash
• 100,000 o gylchredau ysgrifennu
• Yn hygyrch trwy ryngwynebau WISHBONE, SPI, I2 C a JTAG
• Gellir ei ddefnyddio fel prosesydd meddal PROM neu fel cof Flash
4. Ffynhonnell Cyn-beiriannu I/O Synchronous
• Cofrestrau DDR mewn celloedd I/O
• Rhesymeg gerio bwrpasol
• Gerio 7:1 ar gyfer I/O Arddangos
• DDR generig, DDRX2, DDRX4
• Cof DDR/DDR2/LPDDR pwrpasol gyda chefnogaeth DQS
5. Perfformiad Uchel, Byffer I/O Hyblyg
• Mae byffer rhaglenadwy sysIO™ yn cefnogi ystod eang o ryngwynebau:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
- LVTTL
- PCI
- LVDS, Bws-LVDS, MLVDS, RSDS, LVPECL
– SSTL 25/18
– HSTL 18
– Mewnbynnau sbardun Schmitt, hysteresis hyd at 0.5 V
• Mae I/O yn cefnogi socedi poeth
• Terfynu gwahaniaethol ar sglodion
• Modd tynnu i fyny neu dynnu i lawr rhaglenadwy
6. Clocio Hyblyg Ar-Chip
• Wyth cloc cynradd
• Hyd at ddau gloc ymyl ar gyfer rhyngwynebau I/O cyflym (ochrau uchaf a gwaelod yn unig)
• Hyd at ddau PLL analog fesul dyfais gyda synthesis amledd ffracsiynol-n
- Ystod amledd mewnbwn eang (7 MHz i 400 MHz)
7. Anwadal, Anfeidrol Ailgyflunio
• Ar unwaith
– pwerau i fyny mewn microseconds
• Ateb diogel, sglodyn sengl
• Rhaglenadwy trwy JTAG, SPI neu I2 C
• Yn cefnogi rhaglennu cefndir nad yw'n vola
Cof 8.tile
• Cist deuol dewisol gyda chof SPI allanol
9. Ad-drefnu TransFR™
• Diweddariad rhesymeg yn y maes tra bod y system yn gweithredu
10. Cefnogaeth Lefel System Uwch
• Swyddogaethau caledu ar sglodion: SPI, I2 C, amserydd/ cownter
• Osgiliadur ar sglodion gyda chywirdeb o 5.5%.
• TraceID Unigryw ar gyfer olrhain system
• Modd Rhaglenadwy Un Amser (OTP).
• Cyflenwad pŵer sengl gydag ystod gweithredu estynedig
• Sgan ffin Safon IEEE 1149.1
• Rhaglennu yn y system sy'n cydymffurfio â IEEE 1532
11. Ystod Eang o Opsiynau Pecyn
• TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA, opsiynau pecyn QFN
• Dewisiadau pecyn ôl troed bach
- Mor fach â 2.5 mm x 2.5 mm
• Cefnogi mudo dwysedd
• Pecynnu uwch heb halogen
