IC Rhyngwyneb USB CYPD3123-40LQXIT CCG3

Cymorth Math-C ac USB-PD
■ Cefnogaeth Cyflenwi Pŵer USB Integredig 3.0
■ Trawsyrrydd USB-PD BMC integredig
■ FETau VCONN integredig
■ Gwrthyddion ffurfweddadwy RA, RP, ac RD
■ Cymorth Canfod Batri Marw
■ Cyfnewid rôl cyflym integredig a negeseuon data estynedig
■ Yn cefnogi un porthladd USB Math-C
■ Amddiffyniad gor-gyfredol integredig sy'n seiliedig ar galedwedd (OCP) aamddiffyniad gor-foltedd (OVP)

Is-system MCU 32-bit
■ CPU ARM Cortex-M0 48-MHz
■ Fflach 128-KB
■ SRAM 8-KB

Blociau Digidol Integredig
■ Mae bloc Crypto Caledwedd yn galluogi Dilysu
■ Rheolydd Dyfais USB Cyflymder Llawn yn cefnogi Dyfais HysbysfwrddDosbarth
■ Amseryddion a chownteri integredig i fodloni amseroedd ymateb

sy'n ofynnol gan y protocol USB-PD
■ Pedwar bloc cyfathrebu cyfresol y gellir eu hailgyflunio yn ystod amser rhedeg(SCBs) gyda swyddogaeth I2C, SPI, neu UART y gellir ei hailgyflunio

Clociau ac Osgilyddion
■ Osgiliadur integredig sy'n dileu'r angen am gloc allanolPŵer
■ Gweithrediad 2.7 V i 21.5 V
■ 2x gyrwyr giât allbwn deuol integredig ar gyfer FET VBUS allanolrheoli switsh
■ Pin foltedd cyflenwi annibynnol ar gyfer GPIO sy'n caniatáu i 1.71 VSignalau 5.5 V ar yr Mewnbwn/Os
■ Ailosod: 30 µA, Cwsg Dwfn: 30 µA, Cwsg: 3.5 mA

Amddiffyniad ESD Lefel System
■ Ar binnau CC, SBU, DPLUS, DMINUS a VBUS
■ Yn seiliedig ar Ryddhad Cyswllt ± 8-kV a Ryddhad Bwlch Aer ± 15-kVar IEC61000-4-2 lefel 4CPecynnau
■ QFN 40-pin, QFN 32-pin, a CSP 42-pêl ar gyferLlyfrau nodiadau/Ategolion
■ Yn cefnogi ystod tymheredd diwydiannol (–40 °C i +105 °C)

Mae Ffigur 11 yn dangos diagram cymhwysiad addasydd pŵer gan ddefnyddio dyfais CCG3.

Yn y cymhwysiad hwn, defnyddir CCG3 fel DFP (darparwr pŵer) yn unig. Y proffil pŵer mwyaf y gellir ei gefnogi gan addaswyr pŵer yw hyd at 20 V, 100 W gan ddefnyddio dyfeisiau QFN CCG3 40-pin. Mae gan CCG3 y gallu i yrru'r ddau fath o FETs ac mae cyflwr GPIO P1.0 (arnofiol neu wedi'i seilio) yn nodi'r math o FET (N-MOS neu P-MOS FET) sy'n cael ei ddefnyddio yn llwybr y darparwr pŵer.

Mae CCG3 yn integreiddio'r holl wrthyddion terfynu ac yn defnyddio GPIOs (VSEL0 a VSEL1) i nodi'r proffil pŵer a drafodwyd. Os oes angen, gellir dewis y proffil pŵer hefyd gan ddefnyddio rhyngwynebau cyfresol CCG3 (I2C, SPI) neu PWM. Mae'r foltedd VBUS ar y porthladd Math-C yn cael ei fonitro gan ddefnyddio cylchedau mewnol i ganfod amodau foltedd is a gor-foltedd. Er mwyn sicrhau rhyddhau cyflym o VBUS pan fydd cebl yr addasydd pŵer wedi'i ddatgysylltu, darperir llwybr rhyddhau gyda gwrthydd wedi'i gysylltu â phin VBUS_DISCHARGE y ddyfais CCG3. Mae amddiffyniad gor-gerrynt yn cael ei alluogi trwy synhwyro'r cerrynt trwy'r gwrthydd synhwyro 10-m gan ddefnyddio pinnau "OC" a "VBUS_P" y ddyfais CCG3.

Gellir troi'r darparwr VBUS ymlaen neu i ffwrdd trwy'r cysylltydd Math-C gan ddefnyddio FETs llwybr y darparwr.

Mae FETs y darparwr pŵer yn cael eu rheoli gan allbynnau gyrrwr giât foltedd uchel (pinnau VBUS_P_CTRL0 a VBUS_P_CTRL1 y ddyfais CCG3). Mae'r ddyfais CCG3 hefyd yn gallu cefnogi protocolau gwefru perchnogol dros linellau DP a DM y cynhwysydd Math-C. Trwy ddarparu ffynhonnell 5-V ar bin V5V y ddyfais CCG3, mae'r ddyfais yn gallu cyflwyno'r cyflenwad VCONN dros naill ai binnau CC1 neu CC2 y cysylltydd Math-C.

Mae rhannau addasydd pŵer y teulu CCG3 yn cael eu cludo gyda llwythwr cychwyn a cadarnwedd cymhwysiad gyda swyddogaeth gyfyngedig. Ei bwrpas yw hwyluso fflachio cymwysiadau dros linell CC gan ddefnyddio'r Cyfleustodau Ffurfweddu EZ-PD. Mae angen negodi contract pŵer penodol ar yr addasydd pŵer cyn galluogi'r cyfleustodau Ffurfweddu EZ-PD i fflachio'r cadarnwedd cymhwysiad.

Mae'r cadarnwedd cymhwysiad hwn, yn seiliedig ar gyflwr y GPIO (P1.0), yn pennu'r math o switsh llwyth darparwr (NFET/PFET) ac yn cyflenwi'r VBUS 5-V dros Fath-C.