CYPD3123-40LQXIT Rhyngwyneb USB IC CCG3

Cefnogaeth Math-C a USB-PD
■ Cefnogaeth Integredig USB Power Delivery 3.0
■ Transceiver BMC USB-PD integredig
■ FETs VCONN integredig
■ Gwrthyddion ffurfweddadwy RA, RP, ac RD
■ Cefnogaeth Canfod Batri Marw
■ Cyfnewid rôl cyflym integredig a negeseuon data estynedig
■ Yn cefnogi un porthladd USB Math-C
■ Amddiffyniad gorgyfredol integredig sy'n seiliedig ar Galedwedd (OCP) aamddiffyn gorfoltedd (OVP)

Is-system MCU 32-did
■ 48-MHz ARM Cortex-M0 CPU
■ Fflach 128-KB
■ SRAM 8-KB

Blociau Digidol Integredig
■ Caledwedd bloc Crypto yn galluogi Dilysu
■ Rheolydd Dyfais USB Cyflymder Llawn sy'n cefnogi Dyfais BillboardDosbarth
■ Amseryddion a chownteri integredig i gwrdd ag amseroedd ymateb

sy'n ofynnol gan y protocol USB-PD
■ Pedwar bloc cyfathrebu cyfresol y gellir eu hailgyflunio yn ystod amser rhedeg(SCBs) gyda swyddogaethau I2C, SPI, neu UART y gellir eu hailgyflunio

Clociau ac Osgiliaduron
■ Osgiliadur integredig sy'n dileu'r angen am gloc allanolGrym
■ 2.7 V i 21.5 V gweithrediad
■ 2x Gyrwyr giât allbwn deuol integredig ar gyfer VBUS FET allanolrheolaeth switsh
■ Pin foltedd cyflenwad annibynnol ar gyfer GPIO sy'n caniatáu 1.71 V i5.5 V signalau ar yr I/Os
■ Ailosod: 30 µA, Cwsg Dwfn: 30 µA, Cwsg: 3.5 mA

Diogelu ESD Lefel System
■ Ar binnau CC, SBU, DPLUS, DMINUS a VBUS
■ ± 8-kV Rhyddhau Cyswllt a ±15-kV Rhyddhau Bwlch Aer yn seiliedigar IEC61000-4-2 lefel 4CPecynnau
■ QFN 40-pin, QFN 32-pin, a PDC 42-pêl ar gyferLlyfrau nodiadau/Ategolion
■ Yn cefnogi ystod tymheredd diwydiannol (–40 ° C i +105 ° C)

Mae Ffigur 11 yn dangos y diagram cymhwysiad o addasydd pŵer gan ddefnyddio dyfais CCG3.

Yn y cais hwn, defnyddir CCG3 fel DFP (darparwr pŵer) yn unig.Y proffil pŵer uchaf y gellir ei gefnogi gan addaswyr pŵer yw hyd at 20 V, 100 W gan ddefnyddio dyfeisiau QFN CCG3 40-pin.Mae gan CCG3 y gallu i yrru'r ddau fath o FETs ac mae cyflwr GPIO P1.0 (arnofio neu ddaear) yn nodi'r math o FET (N-MOS neu P-MOS FET) sy'n cael ei ddefnyddio yn llwybr y darparwr pŵer.

Mae CCG3 yn integreiddio'r holl wrthyddion terfynu ac yn defnyddio GPIOs (VSEL0 a VSEL1) i nodi'r proffil pŵer a drafodwyd.Os oes angen, gellir dewis y proffil pŵer hefyd gan ddefnyddio rhyngwynebau cyfresol CCG3 (I2C, SPI) neu PWM.Mae foltedd VBUS ar y porthladd Math-C yn cael ei fonitro gan ddefnyddio cylchedau mewnol i ganfod amodau tan-foltedd a gorfoltedd.Er mwyn sicrhau bod VBUS yn cael ei ollwng yn gyflym pan fydd y cebl addasydd pŵer wedi'i ddatgysylltu, darperir llwybr rhyddhau gyda gwrthydd sy'n gysylltiedig â phin VBUS_DISCHARGE y ddyfais CCG3.Mae amddiffyniad gorlif yn cael ei alluogi trwy synhwyro'r cerrynt trwy'r gwrthydd synnwyr 10-m gan ddefnyddio pinnau “OC” a “VBUS_P” y ddyfais CCG3.

Gellir troi'r darparwr VBUS trwy'r cysylltydd Math-C ymlaen neu i ffwrdd gan ddefnyddio llwybr y darparwr FETs.

Mae FETs y darparwr pŵer yn cael eu rheoli gan allbynnau gyrrwr giât foltedd uchel (pinnau VBUS_P_CTRL0 a VBUS_P_CTRL1 o ddyfais CCG3).Mae'r ddyfais CCG3 hefyd yn gallu cefnogi protocolau codi tâl perchnogol dros linellau DP a DM y cynhwysydd Math-C.Trwy ddarparu ffynhonnell 5-V wrth y pin V5V o'r ddyfais CCG3, daw'r ddyfais yn gallu cyflwyno'r cyflenwad VCONN dros naill ai pinnau CC1 neu CC2 y cysylltydd Math-C.

Mae rhannau addasydd pŵer y teulu CCG3 yn cael eu cludo gyda bootloader a firmware cymhwysiad gydag ymarferoldeb cyfyngedig.Ei bwrpas yw hwyluso fflachio cymhwysiad dros linell CC gan ddefnyddio'r EZ-PD Configuration Utility.Mae'r addasydd pŵer yn ei gwneud yn ofynnol i gontract pŵer penodol gael ei drafod cyn galluogi'r cyfleustodau Ffurfweddu EZ-PD i fflachio cadarnwedd y cais.

Mae'r cadarnwedd cymhwysiad hwn, yn seiliedig ar gyflwr y GPIO (P1.0), yn pennu'r math o switsh llwyth darparwr (NFET / PFET) ac yn cyflenwi'r VBUS 5-V dros Math-C.